（原标题：3D芯片，到手研发）

若是您但愿不错时时碰头，接待标星保藏哦~

起首：骨子编译自MIT，谢谢。

电子行业对筹划机芯片名义可容纳的晶体管数目已接近极限。因此，芯片制造商正在寻求增多晶体管数目，而不是减少晶体管数目。

业界不再将越来越小的晶体管挤到单个名义上，而是将晶体管和半导体元件堆叠到多个名义上——就像将一座平房改酿成一座高楼。这种多层芯片不错处理成倍增多的数据，并实行比刻下电子产物更复杂的功能。

然则，一个紧要拦阻是芯片的构建平台。如今，体积无边的硅片是高质料单晶半导体元件滋长的主要支架。任何可堆叠芯片王人必须包括厚厚的硅“地板”当作每一层的一部分，这会降速功能性半导体层之间的通讯速率。

现在，麻省理工学院的工程师们找到了惩处这一拦阻的措施，他们接管多层芯片设想，不需要任何硅晶片基板，而且责任温度实足低，不错保留底层的电路。

在当天《当然》杂志上发表的一项商议中，商议小组解说了他们使用新措施制造多层芯片，其中高质料半导体材料层径直轮流滋长在彼此之上。

该措施使工程师大意在职何赶紧晶体名义上构建高性能晶体管、内存和逻辑元件——而不单是是在硅晶片的坚苦晶体支架上。商议东谈主员默示，若是莫得这些厚硅基板，多个半导体层不错更径直构兵，从而杀青更好、更快的层间通讯和筹划。

商议东谈主员设念念，该措施可用于构建东谈主工智能硬件，以札记本电脑或可衣着开采的堆叠芯片的形式，其速率和功能将与刻下的超等筹划机相似快、相似苍劲，并能与物理数据中心相似存储无数数据。

“这一打破为半导体行业带来了巨大的后劲，使芯片大意不受传统收尾地堆叠，”商议作家、麻省理工学院机械工程副熏陶 Jeehwan Kim 默示。“这可能会使东谈主工智能、逻辑和内存应用的筹划能力大幅普及。”

该商议的麻省理工学院合著者包括第一作家 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 和 Sangho Lee，以及来自三星高档本事学院、韩国成均馆大学和德克萨斯大学达拉斯分校的协作家。

种子袋

2023 年，Kim 团队 解说称，他们开发出一种在非晶态名义上滋长高质料半导体材料的措施，访佛于制品芯片上半导体电路的各样化形容。他们滋长的材料是一种二维材料，称为过渡金属二硫化物 (TMD)，被合计是制造更小、高性能晶体管的硅的有但愿的继任者。这种二维材料即使在小到单个原子的程序上也能保合手其半导体特质，而硅的性能会急剧下落。

在之前的责任中，该团队在具有非晶涂层的硅晶片上以及现存的 TMD 上滋长 TMD。为了饱读舞原子胪列成高质料的单晶形式，而不是赶紧的多晶无序形式，Kim 和他的共事领先在硅晶片上隐蔽一层畸形薄的薄膜或二氧化硅“掩模”，并在其上形成眇小的启齿或口袋图案。然后，他们将原子气体流过掩模，发现原子以“种子”的形式千里淀在口袋中。口袋收尾了种子以国法的单晶图案滋长。

但那时该措施仅在900摄氏度操纵才灵验。

“你必须在 400 摄氏度以下的温度下栽种这种单晶材料，不然底层电路就会被实足烧坏和雄伟，”Kim 说谈。“因此，咱们的作业即是，咱们必须在低于 400 摄氏度的温度下接管访佛的本事。若是咱们能作念到这少量，影响将是巨大的。”

诞生

在新商议中，Kim 和他的共事们试图微调他们的措施，以便在实足低的温度下滋长单晶二维材料，以保留任何底层电路。他们在冶金学中找到了出东谈主预念念的肤浅惩处有缱绻——金属坐褥的科学和工艺。当冶金学家将熔融的金属倒入模具中时，液体会缓缓“成核”，或形成晶粒，这些晶粒会滋长并交融成国法图案的晶体，然后硬化成固体。冶金学家发现，这种成核最容易发生在液态金属倒入的模具角落。

“人所共知，角落成核需要的能量和热量较少，”Kim 说谈。“是以咱们从冶金学中借用了这个看法，将其用于将来的 AI 硬件。”

该团队但愿在已经制作了晶体管电路的硅晶片上滋长单晶 TMD。他们领先用二氧化硅掩模隐蔽电路，就像他们之前的责任相似。然后，他们在每个掩模口袋的角落千里积 TMD“种子”，发现这些角落种子在低至 380 摄氏度的温度下滋长成单晶材料，而从中心启动滋长的种子则辩别每个口袋的角落，需要更高的温度才能形成单晶材料。

商议东谈主员更进一步诈欺新措施制造出一种多层芯片，其中轮流胪列两种不同的 TMD 层——二硫化钼，一种很有长进的制造 n 型晶体管的材料候选材料；以及二硒化钨，一种有可能制成 p 型晶体管的材料。p 型和 n 型晶体管王人是实行任何逻辑运算的电子构件。该团队大意以单晶形式径直叠放在彼此之上滋长这两种材料，而无需任何中间硅晶片。Kim 默示，这种措施将灵验地使芯片的半导体元件密度翻倍，尤其是金属氧化物半导体 (CMOS)，它是当代逻辑电路的基本构件。

“通过咱们的本事杀青的产物不仅是 3D 逻辑芯片，而且是 3D 内存偏激组合，”Kim 说谈。“通过咱们基于滋长的单片 3D 措施，你不错滋长出数十到数百个逻辑层和内存层，它们彼此叠置，而且它们大意很好地通讯。”

“传统的 3D 芯片是在硅晶圆之间钻孔制成的，这已经过收尾了堆叠层的数目、垂直瞄准分裂率和产量，”第一作家 Kiseok Kim 补充谈。“咱们基于滋长的措施一次性惩处了统共这些问题。”

为了进一步将其可堆叠芯片设想买卖化，Kim 最近设立了一家公司 FS2（将来半导体 2D 材料）。

“咱们刻下展示了袖珍开采阵列的看法，”他说。“下一步是扩大规模，展示专科的 AI 芯片操作。”

这项商议得回了三星先进本事商议所和好意思国空军科学商议办公室的部分扶助。

https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-121

半导体杰作公众号保举

专注半导体领域更多原创骨子

柔软大众半导体产业动向与趋势

*免责声明：本文由作家原创。著述骨子系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或扶助，若是有任何异议，接待联系半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3983期骨子，接待柔软。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的骨子就点“在看”共享给小伙伴哦